Flash LPDDR: Habilitando Arquiteturas Elétricas e Eletrônicas Automotivas (E/E)

Os engenheiros estão trabalhando para encontrar o equilíbrio certo entre arquiteturas de domínio e de zona para lidar com a crescente complexidade dos veículos modernos, ao mesmo tempo que atendem às metas de eficiência e desempenho. À medida que os processadores migram para nós de tecnologia avançada para suportar processamento em tempo real, a necessidade de uma memória externa não volátil (NVM) de alto desempenho torna-se crítica.

A memória flash com uma interface SPI padrão não é rápida o suficiente para esta aplicação, levando à invenção do Flash LPDDR (Low-Power Double Data Rate). LPDDR Flash combina – pela primeira vez – uma interface LPDDR com um NVM, fornecendo uma solução para preencher a lacuna de desempenho e permitir arquiteturas de veículos de próxima geração.

Neste artigo, veremos as necessidades de memória nas arquiteturas elétricas/eletrônicas (E/E) da próxima geração e veremos como uma abordagem pioneira no setor para Flash LPDDR fornece uma solução.

A arquitetura E/E refere-se ao sistema de hardware, software, comunicação de rede e fiação integrados em veículos modernos. Esse sistema controla então as diversas funções do veículo, desde infoentretenimento até controle do veículo. Em geral, as arquiteturas E/E estão evoluindo de unidades de controle eletrônico (ECU) de uso único para domínios e zonas que combinam muitas aplicações em uma única função ou local.

Conforme ilustrado abaixo na Figura 1, as arquiteturas de domínio agrupam os sistemas do veículo por função, como telemática, infoentretenimento, sistemas avançados de assistência ao motorista (ADAS) e controle de movimento do veículo.

Existem também arquiteturas híbridas de domínio/zona, onde o computador central do carro combina domínios para infoentretenimento, ADAS e controle do veículo com alguns aspectos de uma arquitetura zonal.

Observe que não apenas a demanda computacional cresce da arquitetura de domínio para a zonal, mas também a escalabilidade e o uso de recursos computacionais agrupados. A Figura 2 fornece uma visão mais detalhada da arquitetura zonal.

Observe que os sensores/atuadores inteligentes são conectados e gerenciados por uma ECU de zona. Todo o sistema é baseado na combinação de um controlador central com vários controladores de zona.

Esta mudança para a arquitetura zonal está ocorrendo por quatro razões principais:

Dito isto, alguns desafios de memória precisam de ser abordados para tornar esta mudança uma realidade eficiente, fiável e económica.

A implementação de arquitetura avançada de domínio e zonal envolve vários desafios complexos, começando com a tarefa de combinar e integrar muitas funções diferentes em um único processador em tempo real. A maioria das funções críticas para a segurança opera em um ambiente de tempo real e deve ser altamente confiável e capaz de tomar decisões dentro de um tempo finito.

Esses requisitos combinados criam uma barreira potencial, ou seja, como atender aos requisitos de processamento com soluções SoC/memória existentes. Além disso, a crescente complexidade do sistema leva ao aumento do tamanho do código, exigindo mais Flash incorporado (eFlash, não deve ser confundido com Flash externo) e SRAM incorporada (eSRAM).

O eFlash tem sido tradicionalmente empregado para execução de código nessas situações, e a maioria dos processadores de tempo real atuais contém alguma memória não volátil incorporada (eNVM).

Em nós de processos avançados, no entanto, o eNVM qualificado para o setor automotivo pode ser caro – devido à área da matriz e à escalabilidade. Combinado com os desafios identificados anteriormente, o NVM para controladores de domínio e zona precisa oferecer:

Com o desempenho xSPI NOR padrão normalmente limitado a 200 MHz DDR (400 MB/s), uma nova categoria de NVM é necessária para atender às necessidades de processadores em tempo real nessas aplicações.

A interface LPDDR é um padrão bem estabelecido e comprovado para DRAM. A sinalização e o protocolo oferecem diversas vantagens, como:

Essas vantagens são necessárias para ser uma interface para um NVM externo de alto desempenho. A Figura 3 abaixo compara a arquitetura SoC/memória para execução de código de eFlash versus Flash LPDDR externo.

Figura 3.Evolução do armazenamento em sistemas embarcados.

O novo Flash LPDDR SEMPER X1 da Infineon (Figura 4) combina uma interface LPDDR de alto desempenho com um conjunto de memória Flash NOR de baixa latência para fornecer o desempenho exigido por aplicativos em tempo real.